• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1992002048A1
    申请号:PCT/JP1991/000990
    申请日:1991-07-24
    公开日:1992-02-06
    发明作者:Akira Fujisawa
    申请人:Seiko Epson Corporation；
    IPC主号:H01L27-00
    专利说明:
    [0001] 明 細 書
    [0002] 半導体装置の製造方法 技術分野
    [0003] 本発明は半導体記憶素子、 より詳しくは電気的に分極可能な強誘電性の層 を基質とする不揮発性半導体装置の製造方法に関する。 背景技術
    [0004] 電気的に分極可能な層に基づく記憶装置が 50年代の初期以来開発されて いる。
    [0005] 情報は上下の側の対応する電極に対して （通常の半導体装置の場合には行 及び列番地に対応して） 電圧を与え、 それによつてこれらの電極の交点の領 域を分極させることによって記億させることができた。 また読み出し過程は 例えば特定のメモリ領域の圧電あるいは焦電的な活性化によりまたは破壊的 な読み出しによって行うことが出来る。 さらに強誘電体の有する残留分極に よって情報は外部電源を供給することなく永久に保持することが可能である。 しかしながら周辺装置すなわち情報の書き込み及び読み出しのために必要な 電子制御装置が比較的複雑であり大きなァクセス時間を要することか判明し た。 従って 70年代の終わりにおいては強誘電性記憶素子を制御モジュール に対して直接にまたはこれと共に集積化することが提案された。 （R. C. クック、 米国特許第 4 1 49302号 （1 979) ) 。
    [0006] 最近では、 第 2図のような MI S型半導体装置に積層した構造の記憶装置 が I EDM， 87 p p. 850— 85 1に提案されている。 第 2図において、
    [0007] 601は P型シリコン基板、 602は素子分離用の LOCOS酸化膜、 603、 604はそれぞれソース、 ドレインとなる N型拡散層である。 605はゲー ト電極であり、 6 0 6'は層間絶縁膜である。 6 0 8が強誘電体膜であり、 下 部電極 6 0 7と上部電極 6 0 9により挟まれ、 キャパシタを構成している。 このように M O S型半導体装置の上部に積層した構造では、 強誘電体の電 極と半導体基板上のソース、 ドレインとなる高濃度拡散層との接続をするた めの配線を行なう必要があるため、 素子面積が増大するという課題を有する。 本発明の目的はかかる課題を解決するためのもので、 低コストで集積度の 高い半導体装置の製造方法を提供することにある。 発明の開示
    [0008] 本発明における強誘電性の層を基質とする容量素子が形成された半導体装 置の製造方法においては、 半導体基板の高濃度拡散層と、 前記強誘電性の層 を挟むように形成された電極のうちいずれか一方の電極とを接続する接続孔 を形成する工程と、
    [0009] 前記半導体基板の高濃度拡散層表面上に前記電極となる薄膜層を形成するェ 程と、
    [0010] 前記電極となる薄膜層表面上に前記強誘電性の層となる薄膜を形成するェ 程と、
    [0011] 前記強誘電性の薄膜上にマスク層を形成しパターニングして容量素子とな る領域にマスク層を残す工程と、
    [0012] 前記残されたマスク層を用いて容量素子とならない領域にある、 前記強誘 電性の層となる薄膜および前記電極となる薄膜層を同時にエツチングにより 除去する工程、
    [0013] を含むことを特徵とする。 図面の簡単な説明 - - ' 第 1図は本発明の電気的に分極可能な強誘電性の層を基質とする半導体装 置の主要断面図を示す。
    [0014] 第 2図から第 5図は本発明の電気的に分極可能な強誘電性の層を基質とす る半導体装匱の容量素子の製造工程の主要断面図を示す。
    [0015] 第 6図は従来の電気的に分極可能な強誘電性の層を基質とする半導体装置 の主要断面図を示す。 発明を実施するための最良の形態
    [0016] 以下本発明を添付の図面並びに具体例を参照してさらに詳細に説明する。 第 1図に本発明による半導体装置の主要断面図を示す。 1 0 1は例えば P 型 S i表面である。 1 0 2は例えばイオン注入法によって形成する N型の高 濃度不純物拡散層であり M O S トランジスタのソース及びドレインとなる。
    [0017] 1 0 3は M O S トランジスタのゲート酸化膜であり、 例えばシリコン基板の 熱酸化によって形成する。 1 0 4は素子分離のための L O C O S酸化膜であ る。 1 0 5はゲート電極であり例えば N型のポリシリコンによって形成する。
    [0018] 1 0 6、 1 1 0は層間絶縁膜であり例えば化学的気相成長法を用いて S i 02 を形成する。 1 0 8は本発明にかかる強誘電性層である。 この強誘電性層は 本発明の通りその材料は P b T i 03 か、 P Z T、 あるいは P L Ζ Τであり、 その化学量論的組成に対して鉛成分を適当量過剰に補儻されたターゲッ トを もちいてスパッタリング法によって 1 0 7にしめす、 容量素子をはさむ一方 の電極 （以下、 下部電極と称す。 ） 上に形成する。 下部電極 1 0 7の材料と しては例えば白金が用いられ、 例えばスパッタリングによって形成する。
    [0019] 1 0 9は容量素子の下部電極に対するもう一方の電極 （以下、 上部電極と 称す。 ） であり例えばアルミ二ユウムをスパッタリングによって形成する。 本実施例においてはアルミ二ユウム層は上部電極としての役割と同時にビッ トラインとしての役割をも持たせているがこれを分離して、 異なる材料や層 で形成しても良いことは言うまでもない。
    [0020] 第 1図のような構造とすることにより、 容量素子の下部電極が直接高濃度 拡散層上に形成されているため配線面積が小さくなり結果として素子面積が 小さく高集積化が可能となる。
    [0021] 第 2図一第 5図は第 1図に示した本発明の半導体装置の容量素子を製造す るための主要工程断面図であり、 その好適な実施例を工程を追って説明する。
    [0022] ( a ) まず、 第 2図に示すように、 容量素子の下部電極を形成する領域に おける高濃度拡散層 1 0 2上の層間絶縁膜の S i 02 、 1 0 6及びゲート酸化 膜 1 0 3、 に接続孔を設ける。 この接続孔の直径は例えば 5 /zmであり、 S i 02 の厚さは 2 0 0 0人である。 こうした接続孔は例えば層間絶縁膜上にフォト リソ技術によりレジストのパターニグを行い、 例えばフッ酸の水溶液でエツ チングを行うことにより形成する。
    [0023] ( b ) 次に第 3図のように下部電極となる白金 1 0 7を例えばスパッタリ ングにより 1 0 0 0 A、 つづいて強誘電層となる P Z T 1 0 8を例えばスパ ッタリングにより 2 0 0 0 A形成する。
    [0024] ( c ) 次に第 4図のように強誘電性薄膜 1 0 8上にマスク層となる、 例え ばフォトレジスト 4 0 1を 1 0 0 0 0 A形成する。 しかる後にフォ トリソ技 術を用いて容量素子となる領域にマスク層となるフォトレジストを残す。
    [0025] ( d) 次に例えばスパッタエッチングにより容量素子とならない領域の P Z T 及び下部電極となる白金の二つの層を同時に除去する。 しかる後にマスク層 として用いたフォ トレジストを除去し第 5図に示す構造を得る。
    [0026] そして最終的に第 1図に示す構造を形成して行く。 産業上の利用可能性 以上述べたように本発明によれば、
    [0027] 強誘電性の層を基質とする容量素子の下部電極が半導体基板の高濃度拡散 層上に形成されているため集積度の高い不揮発性半導体装置を製作すること が可能となった。 また容量素子の下部電極層及び強誘電性の層を同時にパター エングしたために工程が簡略化させることができた。
    权利要求:
    Claims

    ' 請求の範囲
    強誘電性の層を基質とする容量素子が形成された半導体装置において、 半導体基板の高濃度拡散層と、 前記強誘電性の層を挟むように形成された 電極のうちいずれか一方の電極とを接続する接続孔を形成する工程と、 前記半導体基板の高濃度拡散層表面上に前記電極となる薄膜層を形成する 工程と、
    前記電極となる薄膜層表面上に前記強誘電性の層となる薄膜を形成するェ 程と、
    前記強誘電性の薄膜上にマスク層を形成しパターニングして容量素子とな る領域にマスク層を残す工程と、
    前記残されたマスク層を用いて容量素子とならない領域にある、 前記強誘 電性の層となる薄膜および前記電極となる薄膜層を同時にエッチングにより 除去する工程、
    を含むことを特徼とする半導体装置の製造方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5424238A|1995-06-13|Method for producing a semiconductor device having a ferroelectric storage cell
    EP1852893B1|2017-05-24|Capacitor and method of manufacturing the same
    KR100266046B1|2000-09-15|반도체장치
    KR100522211B1|2005-10-14|반도체장치 및 그 제조방법
    US6229166B1|2001-05-08|Ferroelectric random access memory device and fabrication method therefor
    US6768151B2|2004-07-27|Semiconductor memory device with memory cells having same characteristics and manufacturing method for the same
    US5293510A|1994-03-08|Semiconductor device with ferroelectric and method of manufacturing the same
    JP2504606B2|1996-06-05|半導体記憶装置およびその製造方法
    US5780886A|1998-07-14|Non-volatile semiconductor memory cell and method for production thereof
    US5580814A|1996-12-03|Method for making a ferroelectric memory cell with a ferroelectric capacitor overlying a memory transistor
    US6337496B2|2002-01-08|Ferroelectric capacitor
    KR100389032B1|2003-06-25|강유전체 메모리 장치 및 그의 제조 방법
    US6645779B2|2003-11-11|FeRAM | and method for forming the same
    US6420227B1|2002-07-16|Semiconductor integrated circuit device and process for manufacture of the same
    JP4601902B2|2010-12-22|酸素浸透経路を備える強誘電体集積回路素子
    US6190957B1|2001-02-20|Method of forming a ferroelectric device
    US6027947A|2000-02-22|Partially or completely encapsulated top electrode of a ferroelectric capacitor
    US5604145A|1997-02-18|Method of manufacturing DRAM capable of randomly inputting/outputting memory information at random
    US6376325B1|2002-04-23|Method for fabricating a ferroelectric device
    US5350705A|1994-09-27|Ferroelectric memory cell arrangement having a split capacitor plate structure
    KR100896565B1|2009-05-07|화상 표시 장치 및 그 제조 방법
    KR950000156B1|1995-01-10|반도체 장치
    US5216572A|1993-06-01|Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
    US5638319A|1997-06-10|Non-volatile random access memory and fabrication method thereof
    KR100340924B1|2002-06-20|강유전체 비휘발성 트랜지스터 및 그의 제조방법
    同族专利:
    公开号 | 公开日
    JPH0482265A|1992-03-16|
    EP0495113A4|1992-11-19|
    EP0495113A1|1992-07-22|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1992-02-06| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1992-02-06| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    1992-04-15| WWE| Wipo information: entry into national phase|Ref document number: 1991913103 Country of ref document: EP |
    1992-07-22| WWP| Wipo information: published in national office|Ref document number: 1991913103 Country of ref document: EP |
    1993-06-07| WWW| Wipo information: withdrawn in national office|Ref document number: 1991913103 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]